?編程邏輯EPF10K130EFC484-1N 嵌入式可編程邏輯設(shè)備(器件)，提供system-on-a-programmable-chip (SOPC)集成在一個單一的設(shè)備-增強嵌入式陣列實現(xiàn)megafunctions如高效內(nèi)存和專門的邏輯功能，雙端口功能高達16位寬度/嵌入式陣列塊(EAB)——編程邏輯EPF10K130EFC484-1N 邏輯陣列一般邏輯功能■高密度——30000年至200000年典型的蓋茨(參見表1和2)- RAM 98304位(4096位/ EAB)，編程邏輯EPF10K130EFC484-1N 可以使用所有這些沒有減少邏輯能力■系統(tǒng)級特征——MultiVoltTM驅(qū)動器或I / O引腳可以由2.5 v， 3.3 v，或5.0 - v -低功耗設(shè)備雙向I / O性能(tSU和tCO) 212 MHz，編程邏輯EPF10K130EFC484-1N 完全符合PCI特殊利益集團(一種總線標準團體)PCI局部總線規(guī)范，版本2.2 3.3 - v操作速度33 MHz或66 MHz - 1級設(shè)備符合PCI局部總線規(guī)范，版本2.2，用于5.0-V操作-內(nèi)置聯(lián)合測試動作組(JTAG)邊界掃描測試(BST)電路符合IEEE Std. 1149.1-1990，無需額外的設(shè)備邏輯?——制造一個先進的流程和操作軟件內(nèi)部電源電壓2.5 v -重構(gòu)性(ICR)通過外部配置設(shè)備，智能控制器，或JTAG端口- ClockLockTM和ClockBoostTM選項減少時延/傾斜和時鐘乘法——內(nèi)置low-skew時鐘分布樹- 100%所有設(shè)備的功能測試;不需要測試向量或掃描鏈，引體向上I / O引腳配置之前和期間■靈活互連- FastTrack?互連連續(xù)路由結(jié)構(gòu)快速、可預(yù)測的互連延遲——專門實現(xiàn)運算等功能快速進位鏈蛇，計數(shù)器和比較器(自動使用的軟件工具和megafunctions)專用級聯(lián)鏈實現(xiàn)高速、high-fan-in邏輯功能(自動使用的軟件工具和megafunctions)——三態(tài)仿真實現(xiàn)內(nèi)部三態(tài)總線- 6全球時鐘信號和四個全球明確信號■強大的I / O引腳-個人每個銷三態(tài)輸出使控制排水明溝選項在每個I / O銷-可編程輸出轉(zhuǎn)換速率控制減少開關(guān)噪聲夾到V CCIO游覽pin-by-pin基礎(chǔ)上，支持hot-socketing